Investigadores de la Universidad Nacional de Investigación "Escuela Superior de Economía" (HSE University) han desarrollado un algoritmo para diseñar redes de comunicación en un microchip, que acelera la formación de conexiones resistentes a defectos entre nodos computacionales. Según informó TASS el servicio de prensa de la universidad, la aplicación de este enfoque aumentará la fiabilidad de los microprocesadores.
El principio de funcionamiento del algoritmo se puede comparar con el de un navegador de coche: si la carretera habitual está bloqueada, el sistema busca inmediatamente una ruta alternativa. El desarrollo combina ocho algoritmos locales y permite seleccionar rutas de transmisión de datos entre 16 y 22 veces más rápido que los métodos globales de referencia. Al mismo tiempo, las rutas seleccionadas difieren de las óptimas en solo un 1,64%, incluso con un número significativo de nodos dañados.
Alexander Romanov, jefe del laboratorio de sistemas de diseño asistido por computadora de MIEM HSE, explicó que el equipo planea probar el algoritmo en microchips reales y evaluar su impacto en el consumo de energía y la velocidad de transmisión de datos.
Los procesadores modernos y los sistemas en chip constan de miles de bloques especializados que intercambian datos a través de redes de comunicación. Los defectos aleatorios durante la fabricación requieren la creación de rutas alternativas. El nuevo algoritmo acelera este proceso y permite diseñar chips capaces de funcionar en condiciones complejas y soportar un gran número de defectos de fabricación.
Leer más sobre este tema:
- La velocidad de cálculo del sobrecalentamiento de la electrónica podría multiplicarse por 10 gracias al desarrollo de MIEM HSE
- Decenas de porciento más rápido: científicos rusos descubrieron cómo acelerar los microprocesadores
- Las laptops nacionales OSiO y el sistema operativo ruso "Alt" han sido declarados compatibles